负责高速图像采集、预处理与接口逻辑，支撑高帧率光谱数据通路。岗位要求Verilog / VHDL 与时序约束经验熟悉高速接口（PCIe / MIPI / LVDS 等）有图像处理 pipeline 经验者优先投递说明请将简历发送至 careers@specu.cn，邮件标题注明「应聘 · FPGA 逻辑开发工程师」。